华 噩 么 8 (19)日本日格群庁 (JP)

(11)特許出顧公開番号 € 獓 4 盂

特開平9-320849

(43)公開日 平成9年(1997)12月12日

技術表示箇所 m o 17/00

H01F

广内数型番号

中国国际

17/00

HO 1F (51) Int.C.

(全 6 頁) 物質語水 未額水 耐水斑の数3 01

(21) 田田時中	特III平8 —129792	(71) 出個人 000006533	000006633
			京セラ株式会社
(22) 出知日	平成8年(1996)5月24日		京都府京都市山科区東野北井ノ上町5番地
			92
		(72) 発明者	河田 俊彦
			京都府相梁部精聯町光台3丁目5番地 京
			セラ株式会社中央研究所内
		(72) 発明者	山形 佳史
			京都府相楽郡特瑞町光台3丁目5番地 京
			セラ株式会社中央研究所内
		(72) 発明者	吉田 原母
			京都府相楽郡精華町光台3丁目5番地 京
			セラ株式会社中央研究所内

製屋スパイシアインダクタならびに 木のインダクタンス関数方数 (54) [発売の名称]

(57) (政約)

成され、下国に下部グランド砲8が形成された下部駅位 体図6と、下部観覧体層6の上面に接函された上部誘動 体的9と、上部観覧体的9の上面に形成され、スパイラ **ル状のパターン個7と対応する倒域に阻口部11を有する** 上部グランド函10とを具備する領国スパイラルインダク **夕5七することにより、インダクタンス街のずれに応じ** て四口部11の阻口周辺の上部グランド値10を除去してイ ンダクタンス開放を容易に行なうことができる。

7... ģ σ Þ

40

話や無線位話をはじめとする移動体通信用端末機等に使

(従来の技術) 近年、アナログあるいはデジタル携帯電 用される半導体デバイスや電子部品に対する小型化・軽

ダクタに関するものである。

[0002]

侃化の要望が強くなっている。そのような電子部品のう

ちインダクタンス森子として使用されるチップ型インダ

クタの1つに積層スパイラルインダクタがある。

たによりインダクタンスが取求値と大きく異なる値とな 【楳図】 紋米の筏函スパイラルインダクタは、苺函す り、その値を閲覧することもできなかった。 【解決手段】 上面にスパイラル状のパターン個7が形

しては、インダクタンスの関盤を行なってその値を適正 化することもできず、製造において良品専を向上させる **掻値と異なってしまった街窟スパイラルインダクタにが** ことが困難であるという問題点もあった。 上面にスパイラル状のパターン層が形成 され、下面に下部グランド層が形成された下部誘動体圏 と、該下部務費体層の上面に積層された上部誘覧体層

[特許酌求の範囲]

【0006】本発明は上記事情に鑑みて本発明者が飲意 インダクタンスの閻뾉を容易に行なうことができ、馭過 における積層時のずれによるインダクタンス値のずれが 発生した場合でもその値を容易に適正化できる積層スパ 研究に努めた結果完成されたものであり、その目的は、 イラルインダクタを提供することにある。

前配阻口部の内部領域にインダクタンス

調整用電極層が配されていることを特徴とする請求項1 [甜求項3] 甜求項1または甜求項2記載の税層スパ

記載の積層スパイラルインダクタ。

と、上部誘角体層の上面に形成され、前配スパイラル状 のパターン阻と対応する領域に関ロ部を有する上部グラ ンド困とを具備することを特徴とする積困スパイラルイ

[0007] また本発明の目的は、被励スパイラルイン ダクタに対してそのインダクタンスを容易に関数するこ とができ、製造における積層時のずれによるインダクタ ンス値のずれが発生した場合でもその値を容易に適正化 できる 粒菌スパイ ラルインダクタのインダクタンス 騒動 方法を提供することにある。

(0008)

ンド層の一部を除去することを特徴とする祖園スパイラ

17インダクタのインダクタンス脳敷方法。

[発明の詳細な説明]

[0001]

【発明の属する技術分野】本発明はスパイラル状の導体 パターンを誘饵体配で挟持して成る積層スパイラルイン

前記開口部の内部領域に配されたインダクタンス調整用 **電極層または前記開口部の開口周辺に位置する上部グラ**

イラルインダクタのインダクタンス脳敷方法であって、

徴層スパイラルインダクタは、上面にスパイラル状のパ た下部鯣低体層と、その下部誘性体層の上面に積層され 的スパイラル状のパターン困力対応する値換に阻口部を 【課題を解決するための手段】本発明の請求項1に係る ターン層が形成され、下面に下部グランド層が形成され **た上部誘虹体層と、上部誘性体層の上面に形成され、前** 有する上部グランド冠とを呉偏することを特徴とするも 07.85 【0009】また、本発型の結状版2に依る設圖スパイ ラルインダクタは、上記詰求項 1 に係る額困スパイラル インダクタにおいて、恒的国口部の内部的核にインダク タンス脚整用電極層が配されていることを特徴とするも 【0010】また、本発明の積個スパイラルインダクタ のインダクタンス関整方法は、上記各構成の積層スパイ **ラルインダクタのインダクタンス脳敷方法であって、前** 記阻口部の内部領域に配されたインダクタンス超数用句 **函裔または前紀周口部の周口周辺に位置する上部グラン** ド層の一部を除去することを特徴とするものである。

スパイラル冠 (풟巻き状のストリップライン) 2を形成

例えば図9に分解斜視図で示すように、縁覚体圀1上に し、その上に他の核亀体図3を祖園すると共に、誘電体 图1の下側にグランド圏4を形成した、いわゆる片側開

[0003] この積固スパイラルインダクタの構成は、

【発明が解決しようとする課題】上記のような構成の積 **個スパイラルインダクタにおいては、スパイラル個2の**

放・片倒短絡の積層構造が一般的なものであった。

[0004]

上部の誘電体届3の外側(上面)にはグランド圏が形成

されておらず、磁界的には完全開放の状態としてスパイ

ラル图2のラインパターン間の磁界結合が妨げられない ように構成しているため、スパイラル図2を通過する路 束がグランド届によって形成されることがなく、インダ クタンスは増大する。しかしながら、微細な積層構造で あるために、製造における積層時の各層のわずかな位置 タにおいてはインダクタンスが要求される設計仕様値と

は大きく異なる値となってしまうという問題点があっ

ずれにより、実際に製造された街層スパイシルインダク

[0011] 本発明の積層スパイラルインダクタによれ ば、スパイラル状のパターン個と対応する上部グランド **函の値域に関ロ部を設けて磁界的に開放の状態としたこ** とにより、スパイラル状のパターン層を通過する磁束の **流れを妨げることがなく、大きなインダクタンスを得る** ことができる。また、阻口部の内部領域にインダクタン ス関整用電極層を配した場合でも、十分な開放部分が確 **保できることから磁束の流れを妨げることは少なく、阿 頃に大きなインダクタンスを得ることができるものとな**

ランド脳の一部または関ロ部の内部質域に配されたイン 【0012】また、関ロ部の関ロ周辺に位置する上部グ **開口部の面積または開口部の開放部分の面積を広げてス** ダクタンス関整用電極層の一部を除去することにより、

[0005]また、そのようにインダクタンスが設計仕

4.

ペイ ラル状のパターン 個を通過する磁束の気を関数でき ができ、粒間時のずれによるインダクタンス値の敦慰の **ることから、インダクタンスの腐骸を容弱に行なうこと 資正化を容易に行なえるものとなる。**

と上部とにそれぞれグランド層を設けることにより、回 【0013】さらに、スパイラル状のパターン函の下部 イズがスパイラル状のパターン層に使入してくるのを効 果的に防止することができ、使用時において安定した特 路基板に実換した場合に回路を流れている低流からのノ 佐を維約できる積層スパイラルインダクタとなる。

用口部を有する上部グランド層との間には上部誘動体層 が協協されていることから、既口断においてスパイラル 状のパターン騒が腐出状態となることがなく、スパイラ [0014] さらにまた、スパイラル状のパターン函と **ル状のパターン個にゴミ等が付拾して特性が変化するよ**

口邸の内部倒域に配されたインダクタンス関整用電極層 状型2に係る技励スパイラルインダクタに対して、国口 的の国口周辺に位回する上部グランド国の一部または国 の一部を、インダクタンス質の效勢の大きさに応じて除 **去することにより、阻口部の面積または阻口部の阻放部 母束の数を阿敷でき、インダクタンスの阿敷ならびに積 場に行なうことができる。そして、これにより製造にお** のインダクタンス開整方法によれば、請求項1または翻 商時のずれによるインダクタンス値の敦勁の適用化や容 【0015】また、本発明の積層スパイラルインダクタ 分の面似を広げてスパイラル状のパターン園を通過する ける良品學を向上させることが可能となる。

[0016] 以上により、本発明によれば、也気的特性 が安定で、かつインダクタンス関数を容易に行なえる税 **陥スパイ シルインダクタならびにそのインダクタンス**類 整方法を提供することができる。

【発明の実施の形態】以下、図面に払づいて本発明を詳 **畑に説明する。なお、以下はあくまで本発明の例示であ** って、本発明はそれらに吸定されるものではなく、本発 明の政団を逸脱しない範囲での値々の教更を改良は何ら 語し文えないものである。

に平面図で示す。

お、スパイラル状のパターン面7は図示したような短形 【0018】図1は本発明の紙径スパイラルインダクタ の安施形態の一倒を示す辞税図であり、図2はその分解 母礼図、図3は図1のA−A、数断面図である。図1~ 図3に示した協幅スパイラルインダクタ5において、6 は下部綿鵯体層であり、7はその上面に形成されたスパ イラル状のパターン쪕、8は下部既如体囮6の下面に形 成された下部グランド層、9は上部線配体層、10は上部 **場位体層の上面に形成された上部グランド層である。な** 状の他にも円形であっても疑何学的な形状であってもよ く、下部誘動体層もおよび上部認覧体置りはそれぞれ単

【0019】 11は上部グランド圏10に設けられた関ロ部 とにより、スパイラル状のパターン困1の上部は磁界的 を通過する磁束の流れが妨げることがなくなって、大き なインダクタンスを得ることができるものとなる。 さら に、既口部11の阻口周辺に位置する上部グランド图10の 一部を除去することにより、スパイラル状のパターン窟 7 を通過する磁束の流れを靱整してインダクタンス値を であり、スパイラル状のパターン陥1と対応する領域に ラル状のパターン層7と対応させて開口部11を設けたこ **多成されている。このように上部グランド層10にスパイ** に関放の状態となるため、スパイラル状のパターン图? 腐骸することができるものとなる。

タ5の平面図であるが、この隅口部11の形状や位置・大 きさ等は、スパイラル状のパターン困1の形状に応じて 【0020】次に、図4はこの街園スパイラルインダク 適宜散定すればよい。例えば、 1) スパイラル状のパターン個7の中心に国口部11の中 **心とをほぼ一致させて形成する、** 2) スパイラル状のパターン路7の中心と照口患11の中 **心とをずらして、函名が部分的に且なり合うように形成** a)用口部IIの面積をスパイラル状のパターン個7の全 **団をカバーするような大きさとする、**

b) 関ロ部11の面積をスパイラル状のパターン图7の-

部をカバーするような大きさとする、 i) 1つの阻口部11を散ける

||) 国口部||をいつくかの餌域に区分する、 三二枚数の周口部11を設ける、

b) とi)・ii)・iii)とを適宜組み合わせたものとし などとした設定すればよく、これら1)・2)とa)

てもない。

【0021】 また、国口部11の内部倒域にインダクタン ス値の質数がさらに容易にかし様密に行なうことができ るものとなる。そのような実施形態の例を、図5~図8 ス関数用気插層を配しておくことにより、インダクタン

の内部領域に島状の独立したインダクタンス観整用電極 【0022】図5は上部グランド図10に設けた頭口部12 このような島状のインダクタンス悶鼈用館栖旛13の形状 ・個数・位配・大きさ等は、スパイラル状のパターン個 を通過する磁束の流れを妨げないようにスパイラル状の パターン層の形状や大きさ・位間等に応じて適宜設定す 图13を複数個(周図では4個)般けた例を示している。

ダクタンス脳整用電極圏15を設けた例を示している。同 図では階段状のインダクタンス関数用電極層15をを明口 [0023] 図6は上部グランド層10に設けた関口部14 第14の回覧に設けた倒を示しているが、この例は関ロ部 の内部領域に上部グランド層10と連続した階段状のイン

14をその形状が周辺が階段状となるように設けたと見る こともできるものである。この階段状のインダクタンス 陶整用電極層15についても形状・個数・位置・大きさ等 には特に限定はなく、スパイラル状のパターン函を通過 する磁束の流れを妨げないようにスパイラル状のパター ン固の形状や大きさ・位置等に応じて適圧化を図ればよ

【0024】図7は上部グランド面10に設けた期口部16 の内部領域に上部グランド圏10と連続したメッシュ状の る。同図では雑徴各2本のメッシュ状のインダクタンス 関数用電極層17を設けた例を示しているが、この例は開 口部16の内部領域を格子状に複数個に区画したと見るこ ともできるものである。このメッシュ状のインダクタン 大きさ等は、スパイラル状のパターン層を通過する路束 の流れを妨げないようにスパイラル状のパターン層の形 ス調整用電極層17についても形状・個数・位置・配列 インダクタンス調整用電極周11を設けた例を示してい 状や大きさ・位置等に応じて適宜設定すればよい。

[0025] 図8は上部グランド圏10に投けた関口部18 の内部領域に短形のリング状の独立した複数個(同図で は2個)のインダクタンス稠整用電極個19・19,を設け た例を示している。同図では大小2個の矩形のリング状 のインダクタンス調整用電極層19・19。を設けた例を示 しているが、この例は阻口部18の内部領域を短形のリン る。これらインダクタンス顕整用電極層19・19、につい ても形状を円形・三角形・六角形その毡種々のものとし てもよく、個数・位置・配列・大きさ等も、スパイラル 伏のパターン層を通過する磁束の流れを妨げないように スパイラル状のパターン層の形状や大きさ・位置等に応 **グ状に複数個に区画したと見ることもできるものであ** じて適宜散定すればよい。

【0026】上記のような各例に対して、図5~図8に 示したような各インダクタンス調整用電極圏13・15・17 ・19・19' の一部あるいは図4~図8における関口部11 ・12・14・16・18の関ロ周辺の上部グランド層10の一部 できる。そのような除去は、例えばレーザトリミング法 除去等の方法によればよく、除去する部分やその面積の ンダクタンス値の関整を容易にかつ特密に行なうことが やサンドブラストもしくはリューター等を用いた機械的 設定は、除去部分とインダクタンスの変化量との相関関 を除去することにより、積層スパイラルインダクタのイ 孫によって設定すればよい。

は、例えばチタン酸パリウム系セラミックもしくは酸化 アルミナ系セラミックが用いられる。また、これらの誘 徴体層6・9の大きさや厚み等は吸求されるインダクタ [0027] 下部誘饵体層6および上部誘면体層9に ンスの大きさやQ値により決定される。

うに矩形状・円形状・その他数何学的な形状であっても 【0028】スパイラル状のパターン層1は、上述のよ よく、その形状や位置・大きさ・厚み・パターンの幅・

パターンの間隔等は要求されるインダクタンスにより決

それ以上の面積とされる。また、関口部11・12・14・16 は、鉧もしくは蝦が用いられ、その面積はスパイラル状 のパターン偏っのスパイッル状の危険と回称、もしくは ・18は、上述のように種々の形状・大きさ・位置のもの として設ければよい。

[0030] また、インダクタンス調整用電極層13・15 ・17・19・19' は、上述のように種々の形状・個数・位 **殴・配列・大きさ・厚みのものとして、上部グランド**圏 10と同様の材料を用いて設ければよい。 [0031] そして、以上のスパイラル状のパターン階 7、下部グランド圏8および上部グランド圏9、開口部 15・17・19・19, は、下部勝略体層6または上部誘動体 **陥りとなるセラミックグリーンシートの上に娘や鰯のぺ** ックグリーンシートの各版を熱圧菊により積層し、ある いは密着液を用いて接着して積層して、その積層体を焼 **成することによって所望の棋個スパイラルインダクタが** ーストを印刷することにより形成され、これらのセラミ ||・12・14・16・18、インダクタンス腐骸用電極層||3・ 仰られる。

タとしては、上記の構成に加えて、下部グランド層6ま たは上部グランド間10の外側にさらに誘면体閥を積陥し [0032] さらに、本発明の積層スパイラルインダク たものとしてもよい。そのような構成とした場合には、 **奥抜時におけるセルフアライメントが可能なものとな**

できることは言うまでもないが、フィルタにおけるイン るフィルタ、例えばパンドエリミネーションフィルタに 部に本発明の猫囮スパイラルインダクタもしくはその橇 【0033】 さらにまた、本発明の鐵幅スパイタルイン ダクタは、単独の積層スパイラルインダクタとして使用 も展開でき、あるいは整合回路におけるインダクタンス 造を用いることにより、回路間の敷合回路におけるイン ダクタンス部に本発明の槪陷スパイラルインダクタもし くはその結治を用いることによりインダクタンスを有す ダクタンス部にも展開できるものである。

[0034]

インダクタによれば、スパイラル状のパターン耐と対応 故の状態としたことにより、スパイラル状のパターン脳 **ダクタンスを得ることができるとともに、関口部の関ロ** [発明の効果] 以上のように、本発明の積層スパイラル する上部グランド層の飯域に阻口部を設けて磁界的に関 **を通過する磁束の流れを妨げることがなく、大きなイン** 周辺に位置する上部グランド層の一部を除去することに 協園時のずれによるインダクタンス値の変動を容認に適 正化できる積層スパイラルインダクタを提供することが よりインダクタンスの腐敗を容易に行なうことができ、

留であっても複数の層が積層されたものであってもよ

[区図]

[88]

[図7]

[図4]

[0035] また、本発明の額次項2に係る粒限スパイ ラルインダクタによれば、スパイラル状のパターン固と 対応する上部グランド協の徴域に設けた関ロ部の内部質 **域にインダクタンス配数用質循路を配したにかから、照** ロ部の閉口周辺に位配する上部グランド層の一部または 阳口部の内部包役に配されたインダクタンス関数用低極 **岡の一部を除去することによりインダクタンスの関数を 乾品に行なうことができ、粒函時のずれによるインダク** タンス値の質略をおらに容弱に適圧化できる質励スパイ

[0036] おらに、スパイラル状のパターン囱の下部 と上部とにそれぞれグランド留を数けたことから回路基 板に安数した場合に回路を流れている色流からのノイズ がスパイラル状のパターン層に吸入してくるのを効果的 **に防止することがでむ、スパイラル状のパターン個と窓** 口邸を有する上部グランド困との間には上部誘動体圏が **仏座されていることからスパイラル状のパターン座にゴ** ○ 中が付着して特性が変化するようなこともなく、使用 時において安定した特性を維持できる税服スパイラルイ **ラルインダクタを提供することができた。** ンダクタを挺供することができた。

のインダクタンス関整方法によれば、 胡泉項1または筋 の一部を、インダクタンス何の数點の大きさに応じて降 **去することにより、国口部の面包または関口部の周枚部** 分の回復を広げてスパイラル状のパターン屈を通過する 街坂の間を御覧でき、インダクタンスの関数ならびに初 **応時のずれによるインダクタンス値の数島の適正化を容** 状型2に係る粒面スパイラルインダクタに対して、阻口 部の国口周辺に位置する上部グランド国の一部または関 口部の内部回旋に配されたインダクタンス超数用包括配 [0031] サた、本部町の故園スパイシルインダクタ

Bに行なうことができるインダクタンス調整方法を提供 することができた。

【図面の簡単な説明】

【図1】本発明の粕層スパイラルインダクタの実施形態 の例を示す斡旋図である。 【図2】 本発明の祖個スパイラルインダクタの実施形態

の例を示す分解斡視図である。

[図3] 図1のA-A、模形面図である。

[図4] 本発明の積層スパイラルインダクタの実施形態 の例を示す中国図である。 [図5] 本発明の積層スパイラルインダクタの実施形態 の句の包糸ボヤ中恒図である。

【図6】本発明の積層スパイラルインダクタの収施形態

の他の倒を示す中面図である。

[図7] 本発明の植图スパイラルインダクタの実施形態

[図8] 本発明の粒間スパイラルインダクタの契施形態 の他の例を示す中面図である。

の他の倒を示す中国図である。

【図9】 従来の铅쪕スパイラルインダクタを示す分解録

【符号の説明】 見図である。

・・・・・梅厨スパイラルインダクタ · · · · 下部誘題体固

・・・・スパイラル状のパターン脳

・・・インダクタンス脳散用低極 ・・・・・ト部グルンド函 ・・・・・上部グランド励 · · · 上部終机体回 11、12、14、16、18・・・・路口部 15, 17, 19, 19 ≅

[9⊠] (<u>8</u>3) [図2] 0 9 [図2] [図1]

JP unexamined patent publication 9-320849

[CLAIM 1] A laminated spiral inductor characterized by comprising: a lower dielectric layer having a spiral-shaped pattern layer formed on an upper surface thereof and a lower ground layer formed on a lower surface thereon, an upper dielectric layer laminated on the upper face of the lower dielectric layer, and an upper ground layer that has an opening in an area corresponding to said spiral-shaped pattern layer, and is formed on the upper face of the upper dielectric layer.

[CLAIM 2] The laminated spiral inductor according to claim 1, characterized in that an inductance adjusting electrode layer is placed in an inner area of said opening.

[CLAIM 3] An inductance adjusting method of the laminated spiral inductor according to claim 1 or claim 2, characterized in that one portion is removed from the inductance adjusting electrode layer placed in the inner area of said opening or the upper ground layer positioned on the periphery of said opening.

[0008]

[MEANS TO SOLVE THE PROBLEMS]

The laminated spiral inductor in accordance with claim 1 of the present invention is characterized by comprising: a lower dielectric layer having a spiral-shaped pattern layer formed on an upper surface thereof and a lower ground layer formed on a lower surface thereon, an upper dielectric layer laminated on the upper face of the lower dielectric layer, and an upper ground layer that has an opening in an area corresponding to said spiral-shaped pattern layer, and is formed on the upper face of the upper dielectric layer.

[0009]

Moreover, the laminated spiral inductor in accordance with claim 2, which relates to the laminated spiral inductor of claim 1, is characterized in that an inductance adjusting electrode layer is placed in an inner area of the opening.

[0010]

Furthermore, the inductance adjusting method of the laminated spiral inductor of the present invention, which is an inductance adjusting method for the laminated spiral inductors having the above-mentioned arrangements, is characterized in that one portion is removed from the inductance

adjusting electrode layer placed in the inner area of the opening or the upper ground layer positioned on the periphery of said opening.

(L

In accordance with the laminated spiral inductor of the present invention, an opening is formed at an area of the upper ground layer corresponding to the spiral-shaped pattern layer so as to provide an opened state in a magnetic field so that it is possible to obtain a great inductance without interrupting a flow of magnetic flux passing through the spiral-shaped pattern layer. Moreover, even in the case when an inductance adjusting electrode layer is placed in the inner area of the opening, since a sufficient opening portion is ensured, it is less likely to interrupt the flow of magnetic flux, and it is possible to provide a greater inductance.

Here, since one portion is removed from the upper ground layer positioned on the periphery of the opening or the inductance adjusting electrode layer placed in the inner area of the opening, it becomes possible to widen the area of the opening or the area of the opening or the area of the opening so as to adjust the amount of magnetic flux passing through the spiral

shaped pattern layer; thus, it is possible to easily adjust the inductance, and also to easily adjust variations appropriately in the inductance value due to deviations at the time of laminating the layers.
[0013]

Moreover, since the ground layers are respectively placed on the lower portion and the upper portion of the spiral-shaped pattern layer, it becomes possible to effectively prevent noise from a current flowing through a circuit when attached to a circuit substrate from invading into the spiral-shaped pattern layer, and consequently to provide a laminated spiral inductor that can maintain stable characteristics in use.